独立行政法人 産業技術総合研究所【理事長 吉川 弘之】（以下「産総研」という）エレクトロニクス研究部門【部門長 和田 敏美】は、次世代の半導体不揮発メモリデバイスとして期待される強誘電体ゲートトランジスタを微細化が可能な自己整合ゲート方式で作製に成功し、データ書き込み後10日間経過しても10５以上の大きなON/OFFドレイン電流比を保持できることを確認した。
本成果により、従来の非自己整合ゲート方式のままでは困難であった強誘電体ゲートトランジスタの微細化が可能となるため、1トランジスタ型FeRAM実用化に向けての開発が加速されるものと期待される。
○自己整合ゲート方式を用いた強誘電体ゲートトランジスタで優れたデータ保持を実現
次世代の半導体不揮発メモリとして期待される強誘電体ゲートトランジスタは、現在広く普及している半導体不揮発メモリのフラッシュメモリと比べて、原理的にデータ書き換え耐性に優れ、書き換え速度も速く、大きな書き込み電流を必要としない等の利点を持っている。また、1トランジスタでFeRAMを構成でき、データの読み出しが非破壊で、かつ、高集積化にも有利である等の特徴を持つが、データ保持時間が短い等、材料の選択を含めた作製プロセス上の難しさに起因する課題があった。
産総研では、非自己整合ゲート方式（金属-強誘電体-絶縁体-半導体(MFIS)ゲート積層構造を作製する前にSi（シリコン）基板上にあらかじめソース・ドレイン構造を形成しておく方式）による強誘電体ゲートトランジスタにおいては、既に良好なデータ保持特性を示すことに成功している（平成14年10月24日産総研プレス発表、他）。非自己整合ゲート方式による強誘電体ゲートトランジスタでは、ゲート積層構造のエッチングやイオン注入によるダメージがゲート直下の積層構造に与える影響を少なくすることができる。しかし非自己整合ゲート方式のままでは強誘電体ゲートトランジスタの微細化に限界があるため、将来、強誘電体ゲートトランジスタを半導体不揮発メモリデバイスとして実用化するためには自己整合ゲート方式を採用することが必須である。今回、MFISゲート積層構造形成後に自己整合ゲート方式でイオン注入を行うことにより強誘電体ゲートトランジスタを作製し、データ書き込み後10日間経過しても10５以上の大きなON/OFFドレイン電流比を保持できることを確認した。この成果は強誘電体ゲートトランジスタの微細化研究のブレークスルーであり、実用化に向けて強誘電体ゲートトランジスタ研究開発が大きく前進したといえる。
○強誘電体ゲートトランジスタの絶縁層として最適な絶縁体材料の開発
ストロンチウム・ビスマス・タンタルの酸化物（SrBi2Ta2O9(SBT)）は、最もデバイス応用研究の進んだ強誘電体材料であり、耐久性に優れている。SBTの十分な強誘電性を発揮させるためには高温での結晶化アニール（熱処理）が必要であるが、SBTを強誘電体ゲートトランジスタに応用する場合にはMFISゲート積層構造の各層も同時に高温にさらされる。強誘電体ゲートトランジスタ中の絶縁体層が高温アニールによって多結晶化されると絶縁体層中の漏れ電流が増大し、強誘電体ゲートトランジスタのデータ保持特性劣化の原因になるため、高温でも多結晶化しにくい絶縁体層が求められる。また、ゲート電圧はMFISゲート積層構造の各層に分配される電圧の和となるため、効率よく強誘電性分極を得るためには高誘電率(high-k)絶縁体層を用いて強誘電体層に印加される電圧を大きくすることが必要である。産総研では高温でも多結晶化しにくいこと、および高誘電率を有することの2つの条件を満たす有力な絶縁体層材料の候補として、これまで酸化ハフニウム（HfO2）と酸化アルミニウム（Al2O3）の複合酸化物である（ハフニウム（Hf）－アルミニウム（Al）－酸素（O））を詳細に研究してきた。今回、強誘電体ゲートトランジスタの絶縁体層材料として最適なHfとAlの組成比をつきとめたことによって、良好なデータ保持特性を示す強誘電体ゲートトランジスタが再現性よく作製可能となった。
本成果は、2004年12月13日～15日に米国サンフランシスコで開催されるIEDM2004 (2004 IEEE International Electron Devices Meeting)で12月15日に発表する予定である。また、本成果に関連した特許を3件出願中である。
近年、強誘電体メモリ(FeRAM)は競合する半導体不揮発メモリの一つとして研究開発が盛んに行われている。FeRAMは、現在広く普及している半導体不揮発メモリのフラッシュメモリと比べて、原理的にデータ書き換え耐性に優れ、書き換え速度も速い。また、大きな書き込み電流を必要としない強誘電性分極の反転によって‘１’、‘０’のデータを記憶するため、近年研究開発の進んでいるMRAMと比較しても消費電力が小さくて済む等の特徴を持つ。現在、製品開発されているFeRAMは1T1C, 2T2C（T：トランジスタ、C：キャパシタ）等と呼ばれ、制御トランジスタとメモリキャパシタが分かれたセル構成になっている。この型のFeRAMは読み出し時にデータを消失してしまうため読み出し後の再書き込み動作が必要であり、また複数デバイス（トランジスタ、 キャパシタ）で1メモリセルを構成するために将来の高集積化にも限界が見えている。これに対して、電界効果トランジスタ(FET)のゲート絶縁膜を、強誘電体薄膜とSiの強誘電体層中への拡散を防ぐバッファの役割をする絶縁体層の2層構造で置き換えた強誘電体ゲートトランジスタは、1トランジスタでFeRAMを構成でき、データの読み出しが非破壊で、かつ、高集積化にも有利である。しかし、この強誘電体ゲートトランジスタの基本的なアイディアが提唱され研究が始まって以来、データ保持時間が短い等、材料の選択を含めた作製プロセス上の難しさから来る多くの課題があり、メモリデバイスとして実現には至っていなかった。
産総研では、ゲート積層構造の絶縁膜にハフニウム複合酸化物を導入することで、長いデータ保持時間の実現に成功した（平成14年10月24日産総研プレス発表、他）。しかし、非自己整合ゲート方式でゲート構造を作製していたため、デバイスの微細化に課題があった。今回さらに研究開発を進めて自己整合ゲート方式を用い強誘電体ゲートトランジスタの優れたデータ保持を実現できたことは、半導体集積回路に組み込む次世代不揮発性メモリとしての実用化の大きな可能性を実証した画期的な成果である。
（１）強誘電体ゲートトランジスタの絶縁体層材料の開発とその最適な組成比を決定
MFISゲート積層構造の絶縁体層に高誘電率の絶縁体材料を用いると強誘電体層へ印加される電圧配分が相対的に大きくなるため、強誘電体層の分極が大きくなり、ドレイン電流-ゲート電圧特性のメモリウィンドウを広げてデータ保持特性の指標であるON/OFFドレイン電流比を大きくできる。さらに、この絶縁体層の漏れ電流を抑制できればデータ保持時間を長くすることができる。本研究ではMFISゲート積層構造の絶縁体層として、誘電率の大きいHfO
2と多結晶化を防ぎ漏れ電流の抑制が期待されるAl
2O
3との複合酸化物であるHf-Al-Oを採用した。また強誘電体層材料として、現在
レーザ蒸着法による製膜で良好な強誘電性を再現性良く得られているSBTを採用した。さまざまな組成比のHf-Al-Oを絶縁体層材料に用い、MFISゲート積層構造がPt/SBT/(HfO
2)
x(Al
2O
3)
1-x/Siの強誘電体ゲートトランジスタ、それからSBTを除いたPt/(HfO
2)
x(Al
2O
3)
1-x/Siをゲート構造とするトランジスタを作製してそれらの特性を詳細に検討した。その結果、Hf-Al-Oの組成比がHfO
2:Al
2O
3=3:1前後の条件の場合がSBT結晶化に必要な約800℃で1時間の高温酸素アニール処理を経ても絶縁体層が多結晶化せず誘電率も高かった。この組成比のHf-Al-Oを絶縁体層として用いた強誘電体ゲートトランジスタは良好なデータ保持特性を示し、HfO
2:Al
2O
3=3:1前後の組成比のHf-Al-Oが強誘電体SBTを用いた強誘電体ゲートトランジスタの絶縁体層材料として最適であることを見出した。
（２）自己整合ゲート方式で強誘電体ゲートトランジスタを作製し、長期間のデータ保持特性を実証
成果（１）をもとに作製したSi基板上のMFISゲート積層構造に対して、自己整合ゲート方式でソース・ドレイン領域を形成した。すなわち、まずフォトリソグラフィ技術で残したゲート形状のフォトレジストをマスクにして、金属-強誘電体-絶縁体の積層をイオンビームでエッチングした後、P（リン）の陽イオンを打ち込みソース・ドレイン領域を形成し、強誘電体ゲートトランジスタを作製した【図1、2参照】。強誘電性分極履歴を表すドレイン電流のゲート電圧依存性を【図3】に示す。エッチングおよびイオン注入によるデバイス特性の劣化を抑制し、自己整合ゲート方式の強誘電体ゲートトランジスタでは初めて良好なON/OFFドレイン電流比保持特性を示すことに成功した【図4参照】。ゲート長 2µm（1マイクロメートル：100万分の1メートル）の自己整合ゲート方式の強誘電体ゲートトランジスタでデータ書き込み後10日間経過後も10
５以上の大きなON/OFFドレイン電流比保持を確認し、他のゲート長(3µm,5µm,10µm)の自己整合ゲート方式の強誘電体ゲートトランジスタについても同様のON/OFFドレイン電流保持特性を得た【図4参照】。（横軸はデータ書き込み後の時間、縦軸はドレイン電極に電圧を加えたときの読み出し電流I
d であり共に対数で表現している。情報‘１’、‘０’の読み出し電流の比が大きければ‘１’、‘０’の状態を識別できるのでこの電流の比がデータ保持性能の指標となる。データ書き込み直後（1 秒後）、この比は 7桁程度であり、10日間経過後もこの比は極めて大きく、5桁以上を維持している。この傾向を外挿すると10年経過後もON/OFFドレイン電流比 4桁を保っていることになる。）
|
|
|
図1 非自己整合ゲートおよび自己整合ゲート方式による強誘電体ゲートトランジスタ作製工程の比較 |
|
|
|
図2 非自己整合ゲート（左）および自己整合ゲート（右）方式で作製した強誘電体ゲートトランジスタを真上から見た図とそれらの断面図。 |
|
|
|
図3 自己整合ゲートPt/SBT/(HfO2)0.75(Al2O3)0.25/Si 強誘電体ゲートトランジスタのドレイン電流履歴曲線。 |
|
|
|
図4 2µm、3µm、5µm、10µmのゲート長（L）を持つ自己整合ゲートPt/ SBT/ (HfO2)0.75(Al2O3)0.25/Si 強誘電体ゲートトランジスタのデータ保持特性。どのデバイスも同様に良い保持特性を示している。それらのうち最も小さいゲート長（2µm）デバイスについて10日間の保持特性を測定した。オン状態への書込み電圧は8V、オフ状態への書込み電圧は－6V。ゲート長2µmのデバイスのデータ記憶時の保持電圧は1.5V。 |
従来の非自己整合ゲート方式のままではゲート電極を加工する際の光学マスクの位置合わせずれ量を考慮する必要があり強誘電体ゲートトランジスタの微細化が困難であったが、今回自己整合ゲート方式を採用した強誘電体ゲートトランジスタの作製に成功したことにより、このマスクずれマージンの考慮は不要となる。これにより強誘電体ゲートトランジスタの微細化を加速することができる。この成果は、次世代半導体不揮発メモリデバイスとして期待される1トランジスタ型FeRAM開発に向けた大きな前進である。
データ保持特性の良好な自己整合ゲート方式による強誘電体ゲートトランジスタの作製に成功した。今後は、1トランジスタ型FeRAMや不揮発ロジック集積回路への応用を目指して、強誘電体ゲートトランジスタの微細化技術を開発することを計画している。