English

 

発表・掲載日:2018/12/04

SiCを用いた次世代型トランジスタ構造を開発

-トランジスタ効率の指標である通電時の抵抗を大幅に低減-

ポイント

  • SiCを用いたトランジスタへの次世代構造の適用を実現し、世界最小の通電時抵抗を達成
  • 実使用上重要な高温特性や動特性などの性能が優れていることを実証
  • 電力変換システムの小型化・高効率化や新たな電力システム創出への貢献に期待


概要

国立研究開発法人 産業技術総合研究所【理事長 中鉢 良治】(以下「産総研」という)先進パワーエレクトロニクス研究センター【研究センター長 奥村 元】SiCデバイスプロセスチーム 原田 信介 研究チーム長らは、富士電機株式会社、住友電気工業株式会社、トヨタ自動車株式会社、株式会社東芝、三菱電機株式会社との共同研究で、炭化ケイ素(SiC)半導体を用いた1.2 kV耐電圧(耐圧)クラスの縦型スーパージャンクション(SJ)MOSFETを開発し、SiCトランジスタの世界最小オン抵抗を達成した。また、開発したSJ-MOSFETは、実使用上重要な高温特性や動特性に優れていることを実証した。

n型ピラーとp型ピラーの繰り返しからなるSJ構造はシリコン(Si)トランジスタではオン抵抗の低減効果が実証されているが、SiCトランジスタへの適用はSJ構造の作製が困難なため進んでいなかった。今回、産総研独自のSiCトランジスタの作製技術を応用してSJ構造を狭いピッチで制御良く形成することができた。これによりピッチが狭くオン抵抗が低いSJ構造のトレンチゲート型MOSFETが実現でき、1.2 kV耐圧クラスのSiC-MOSFETのオン抵抗を大幅に低減できた。今後SiCの適用が期待される電気自動車の電力システムの一層の小型化・高効率化や、新たな電力システムの創出への貢献が期待される。

この成果の詳細は、米国サンフランシスコで開催される国際会議IEDM 2018(IEEE International Electron Devices Meeting)にて2018年12月3日(米国太平洋標準時間)に発表された。

概要図
今回開発した2タイプのSiCトレンチゲート型SJ-MOSFET


開発の社会的背景

エネルギーの有効利用を促進し低炭素社会の実現を目指していくには、電力の変換(直流・交流変換や電圧変換)や制御を担うパワーエレクトロニクス技術を進展させ、パワーエレクトロニクス電力機器を飛躍的に高効率化、小型軽量化、高機能化することが求められている。これらはパワー半導体デバイス(パワーデバイス)の性能に大きく依存するが、既存のSiパワーデバイスはSiの物性から決まる理論限界に近づきつつある。

SiCは、パワーデバイスの小型化や高効率化に有利な物性をもつため、次世代型パワーデバイスの有望な材料として期待されている。近年では、SiCパワーデバイスを搭載した機器が実用化され始め、研究フェーズはさらなる性能向上を目指して、次世代型パワーデバイス構造の開発に移行しつつある。

研究の経緯

産総研は、パワーエレクトロニクスをオープンイノベーション拠点TIAの戦略的研究領域の一つと位置付け、SiCパワーデバイスの量産試作ラインの整備とともに、民活型共同研究体「つくばパワーエレクトロニクスコンステレーション(TPEC)」を発足させ、SiCパワーデバイスの量産試作技術開発に関する共同研究を推進してきた。これまで、富士電機株式会社との共同研究で、プレーナーゲート型MOSFETIE-MOSFETとトレンチゲート型MOSFETのIE-UMOSFETを開発し量産試作を実証してきた。住友電気工業株式会社との共同研究では、住友電気工業株式会社が開発したトレンチゲート型MOSFETであるVMOSFETの量産試作を実証してきた。

今回、ハイブリッド電気自動車/電気自動車の電力変換システムでの使用が期待される1.2 kV耐圧クラスデバイスの超低オン抵抗化を目指し、トレンチゲート型SJ-MOSFETの開発に富士電機株式会社、住友電気工業株式会社、トヨタ自動車株式会社、株式会社東芝、三菱電機株式会社とともに取り組んだ。

研究の内容

図1に各種SiC-MOSFETの断面構造を示す。プレーナーゲート型MOSFETのオン抵抗はゲート酸化膜と半導体の界面(MOS界面)の欠陥による大きなチャネル抵抗に支配されており、セルピッチを狭めてチャネル密度を増大する構造設計やMOS界面の欠陥を低減するプロセス開発に注力されてきた。近年、トレンチゲート型MOSFETが実現して、低いオン抵抗が達成されたため、さらなるオン抵抗低減には耐圧保持層となるドリフト層をSJ構造とすることが、Siパワーデバイスの実績から有効と期待されていた。

SJ構造はドリフト層をn型とp型のピラーで構成し、図2に示すようにピッチ間隔を狭くするとSiCや窒化ガリウム(GaN)の縦型デバイスの理論限界以下に抵抗を低減できる。特に1.2 kV耐圧クラスでは、数µm程度のピッチでSJ構造により縦型デバイスの理論限界以下の抵抗となる。しかし、SiCは非常に硬いためSiのように容易に加工できず、狭いピッチのSJ構造を作製するのは困難であった。産総研にはイオン注入とエピタキシャル成長を組み合わせたSiCトランジスタの独自構造であるIE-MOSFETの開発で得たノウハウがある。今回、n型エピタキシャル成長とp型イオン注入を繰り返してピラーを積み上げていくマルチエピタキシャル法に、このノウハウを応用することで狭いピッチのSJ構造を精度良く形成できた。図3に作製したトレンチゲート型SJ-MOSFET(SJ-UMOSFET)の断面写真を示す。MOSFETのp型領域と繋がるように、8段の多層膜からなるp型ピラーが、横方向にズレなく垂直に形成されているのが分かる。

図1
図1 縦型SiC MOSFETの構造の種類(赤く囲んだMOSFETが今回開発したSJ-MOSFET)

図2
図2 従来のSiCとGaNの縦型デバイス(点線)、ピッチの異なるSiCの縦型SJデバイス(実線)に対する耐電圧-オン抵抗の理論限界線

図3
図3 今回開発したトレンチゲート型SJ-MOSFET (SJ-UMOSFET)の断面写真

次に、今回開発したSJ構造のMOSFETを既存のトレンチゲート型MOSFETと組み合わせ、実使用を想定して、さまざまな評価を行い、1.2 kV耐圧クラスのトレンチゲート型SJ-MOSFETの製品化の可能性を検証した。

まず、4インチウエハー全面で1.2 kV耐圧クラス(耐圧1400 V以上)が得られる量産レベルの設計のMOSFETの高温特性と動特性を評価した。IE-UMOSFETの室温と175 ℃のオン抵抗をSJ構造の有無で比較すると、室温での差は0.7 mΩcm2と小さいが、175 ℃ではSJ構造無しの6 mΩcm2に対しSJ構造有りでは3.8 mΩcm2と低く抑えられていた(図4左)。この結果から、SJ-UMOSFETは高出力で動作しても自己発熱によるオン抵抗の増加が少ないことが分かる。また、モーターなどの負荷が事故などで短絡した際、通電状態のままデバイスに高電圧がかかって破壊に至るまでの時間を表す負荷短絡耐量は、SJ構造の有無にかかわらずほぼ同等で、SJ構造による安全性の低下は見られなかった(図4右)。

次いでSJ構造によるオン抵抗低減効果を検証した。図5に作製したSJ-VMOSFETの断面構造とオン抵抗の内訳を示す。VMOSFETはMOS界面欠陥が少ない(0-33-8)結晶面をチャネルにしたため、チャネル移動度が高いトレンチゲート型MOSFETである。今回、狭いピッチのSJ構造が作製できるようになったため、SJ構造に合わせてMOSFETセルピッチを大きくする必要がなく、低オン抵抗に最適化できた。狭いピッチのSJ構造と低オン抵抗MOSFETの両方の効果によって耐圧1170 Vでオン抵抗0.63 mΩcm2という同耐圧レベルのSiC-MOSFETでは世界最小オン抵抗を達成できた。

以上のように、比較的低い耐圧である1.2 kV耐圧クラスでSiC-MOSFETへのSJ構造適用が有効であることが明らかとなった。

図4
図4 SJ-UMOSFETとSJ無しUMOSFET(IE-UMOSFET)のオン抵抗の温度依存性(左)と負荷短絡耐量(右)

図5
図5 今回開発したSJ-VMOSFETの断面構造とオン抵抗の内訳

今後の予定

今後は、企業への技術移転を念頭に、企業連携をさらに強化し、SJ構造の設計と製造プロセスの高度化を進め、信頼性や耐量など実使用を想定してデバイス特性の向上を図る。



用語の説明

◆炭化ケイ素(SiC)
炭素(C)とケイ素(Si)からなる化合物半導体。シリコン(Si)と比べ、絶縁破壊電界、飽和電子速度、熱伝導度といったパワーデバイスの特性向上につながる物性値が大きい。パワーデバイスに応用した場合、同じデバイス構造でSiデバイスより1桁高い耐電圧が得られるにもかかわらず同等のオン抵抗となる他、デバイス自身の高温動作も可能となるため、次世代のパワーデバイス用材料として期待されている。[参照元へ戻る]
◆縦型スーパージャンクション(SJ)MOSFET
MOSFETとは、金属/酸化膜/半導体電界効果トランジスタ(Metal/Oxide/Semiconductor Field Effect Transistor)のこと。金属/酸化膜/半導体の3層構造からなる制御電極(ゲート)の電圧によって、その直下のチャネル部分の導通状態を変え、トランジスタの入力電極(ソース)と出力電極(ドレイン)の間のスイッチング状態(オン状態:導通状態とオフ状態:遮断状態)を制御する。パワーデバイスではドレインが基板の裏側に配置される縦型MOSFETが一般的である。従来の縦型MOSFETでは逆バイアス時に耐圧保持層(ドリフト層)を縦方向に空乏層(自由電子と正孔がほとんど存在しない領域)が伸びていたのに対して、SJ構造は縦方向に伸びるp-n接合から横方向に空乏層が伸びることで、不純物濃度の増加と逆バイアスがかかった時のドリフト層の空乏化を両立できるようになり、オン抵抗削減と耐圧の確保が可能となる。[参照元へ戻る]
◆オン抵抗
通電状態(オン状態)の抵抗。トランジスタの効率を表す重要な指標で、オン抵抗が低いと効率がよくなる。[参照元へ戻る]
◆動特性
トランジスタに負荷を繋いだスイッチング動作時の特性で、ターンオン・ターンオフ時間、立上がり・立下り時間などで表す。動特性がよいと交流動作での効率がよくなる。[参照元へ戻る]
◆トレンチゲート型MOSFET
縦型MOSFETのチャネルをトレンチ溝側壁に形成した構造で、チャネルが表面にあるプレーナーMOSFETに比べセルピッチが短縮される。チャネル抵抗の寄与が大きいSiCではオン抵抗低減に有効で、ドリフト抵抗が低い1200 Vクラスでの効果は大きい。[参照元へ戻る]
◆プレーナーゲート型MOSFET
縦型MOSFETのチャネルを表面に形成した構造で、トレンチ型に比べセルピッチが広い。 [参照元へ戻る]
◆IE-MOSFET
Implantation and Epitaxial MOSFETと呼ばれる産総研で独自に開発したSiCパワーMOSFET。電圧を保持するpベース下部を高濃度のイオン注入で形成し、低アクセプタ濃度と高結晶品質が要求されるチャネルをエピタキシャル成長で形成した構造である。高いチャネル移動度によって低いオン抵抗が実現されている。[参照元へ戻る]
◆IE-UMOSFET
Implantation and Epitaxial Trench MOSFET。SiC縦型トレンチMOSFETの製法において、ゲートトレンチを保護する電界緩和の高濃度p型領域をイオン注入で形成し、チャネルとなるpベース層を、結晶品質に優れたエピタキシャル成長で形成したことを特徴とする。IE-MOSFETをベースにしてU字型トレンチゲートを適用した構造で、産総研と富士電機株式会社で共同開発した成果である。IE-MOSFETに比べ大幅なオン抵抗低減とオフ状態でのトレンチゲートの信頼性確保が両立されている。[参照元へ戻る]
◆V-MOSFET
トレンチゲート型MOSFETで、チャネルがSiCの(0-33-8)面となるよう、トレンチ溝が通常の垂直面から53.7度傾けてV字型に形成されていることを特徴とする。住友電気工業株式会社が開発した構造で、他の結晶面より低いMOS界面欠陥密度と高いチャネル移動度が得られる低オン抵抗に適したMOSFET構造である。[参照元へ戻る]
◆マルチエピタキシャル法
SJ構造の製法で、厚さ1µm以下の薄いエピタキシャル成長とキロエレクトロンボルト(keV)クラスの低エネルギーイオン注入を繰り返して柱状のp型領域を形成する方法。工数が多いがイオン注入マスクが薄く、注入エネルギーが低いため横方向への広がりが小さく狭ピッチのSJ構造作製に適している。[参照元へ戻る]



お問い合わせ

お問い合わせフォーム

▲ ページトップへ

国立研究開発法人産業技術総合研究所