English

 

発表・掲載日:2001/05/28

次世代半導体材料のサブナノ~ナノメートル領域の微小空隙測定に成功

-陽電子ビームによる材料評価法により次世代半導体LSI材料開発が加速-


概要

 独立行政法人 産業技術総合研究所【理事長 吉川 弘之】(以下「産総研」という) 光技術研究部門【部門長 小林 直人】は、株式会社 半導体プロセス研究所【代表取締役社長 前田 和夫】(以下「半導体プロセス研究所」という) と共同で、産総研が開発した陽電子(電子の反粒子)を利用した測定法を用いて、次世代高性能半導体集積回路(LSI)実現の鍵をにぎる低誘電率絶縁膜のサブナノ~ナノメートル領域の微小な空隙の測定に成功し、この微小空隙が誘電率などの諸特性と直接関連があることを解明した。この測定技術によって、次世代高性能半導体LSI用材料の開発スピードを大幅に速めることができると期待される。

○サブナノ~ナノメートルの微小空隙の測定はこれまで困難だった

 次世代高性能半導体LSIの開発においては、LSI内配線の信号遅延を極小化できる低誘電率層間絶縁膜の開発がキーポイントとなっている。低い誘電率の絶縁膜を実現するために、現在、材料中に微小空隙を導入する研究がなされている。この微小空隙は、電気的性質、機械的性質等の諸特性に影響を及ぼすことから、空隙サイズやサイズ分布を測定し、それを最適化する必要がある。10ナノメートル以上の空隙は電子顕微鏡などの一般的な測定法によってその構造を調べることができたが、デバイスが微細化してくると、さらに小さな空隙が必要になる。しかし、サブナノメートルからナノメートルの領域の微小空隙は、一般的な方法では調べることが難しかった。

○産総研では超微小空隙を測定できる陽電子・ポジトロニウム寿命測定装置を開発
 半導体プロセス研究所では、工業化の可能な安価な低誘電率絶縁膜の成膜法を開発

 産総研では、高強度陽電子ビームを用いた陽電子・ポジトロニウム寿命測定装置という、特定の深さの微小空隙サイズを測定できる測定法を世界に先駆けて開発し、原子力基盤技術クロスオーバー研究によりこの測定法を材料開発に利用する研究を行ってきた。一方、半導体プロセス研究所では、安価で工業的にメリットのある原料ガス(HMDSO)を使用したプラズマCVD法による低誘電率絶縁膜の成膜法を開発した。この方法では、実用的な温度においてガス圧やプラズマ電力などの条件を変えるだけで低い誘電率や銅拡散に対する耐性の良好な膜ができる。しかし、この方法で成膜した膜の空隙は従来の低誘電率絶縁膜の空隙に比べて小さく、従来の測定法ではその構造を詳しく調べることができなかった。

○サブナノ~ナノメートルの超微小空隙のサイズ分布測定に成功
 次世代半導体デバイスに最適な材料開発に道を拓く

 そこで、このプラズマCVD方法で成膜した膜に対して、陽電子・ポジトロニウム寿命測定を行ったところ、サブナノ~ナノメートルの微小空隙のサイズ分布測定に成功した。さらに、この微小空隙が誘電率などの諸特性と直接関連があることを解明し、CVD法では空隙のサイズを自在に変えることができ、この空隙によって誘電率などの諸特性を制御できることを明らかにした。

 今後、この測定法を各種の低誘電率層間絶縁膜に適用し次世代半導体デバイスに最適な材料を探求する予定。さらに、ナノテクノロジー材料・光エレクトロニクス材料などの他分野の高機能材料開発にもこの測定法を応用する予定。


研究の背景

 パソコンや携帯電話のようなエレクトロニクス機器の普及は、IT革命として社会構造に大きな変革をもたらしつつある。このエレクトロニクス技術の核となるのが大規模半導体集積回路(LSI)技術であり、この加工技術の微細化はムーアの法則として知られているように3年で4倍の集積度を実現するピッチで進んでいる。次世代半導体LSIでは100nm以下のレベルの加工寸法の領域に突入し、この領域では原子数個のレベル(サブナノ~ナノメートル)の構造の制御が必要になってきている。

 次世代半導体の開発において、重要課題の一つに低誘電率の絶縁膜の開発がある(図1)。微細化したLSIの動作周波数を上げようとする時にLSI内の配線間を絶縁している材料の誘電率が高いと信号が遅延してしまうため、できる限り誘電率が低く半導体プロセスにも適合する絶縁材料についてグローバルな開発競争が行われている。

 この低誘電率材料の開発において、真空の誘電率が最も低いことから、絶縁材料の中に微小な空隙を導入して誘電率を下げる研究がなされている。しかし、空隙の存在によって機械的強度の低下、電気的特性の低下、新しい配線材料である銅の絶縁体中への拡散などの問題が出てくることから、空隙サイズを調べ、その構造をコントロールする技術が必要となってきている。特に、LSIの配線が微細化してくると、空隙のサイズもサブナノ~ナノメートルの領域でコントロールする必要がある。10ナノメートル以上の空隙は、電子顕微鏡などの一般的な測定法によってそのサイズを調べることができたが、数ナノメートル以下の領域になると、電子顕微鏡ではコントラストが弱くなり空隙サイズを調べることが難しくなる。1ナノメートル~10ナノメートル領域の空孔サイズを調べる方法としては、ガス吸着法という方法があるが、それよりさらに小さな空孔では、この方法も使うことができなかった。サブナノ~ナノメートルの構造を調べる方法として、X線や中性子の散乱を用いる方法があるが、この方法は空隙と塊(粒)との区別が難しい、深さ方向の情報が得られないという問題があった。

 これに対して、エネルギーの揃った陽電子ビームを用いる陽電子・ポジトロニウム寿命測定法は、陽電子を半導体デバイスの動作で重要な数ナノメートル~数マイクロメートルの任意の深さに打ち込むことができ(図2)、その特定の深さのサブナノ~ナノメートルの空隙について非破壊で調べることができるという特徴を持っているため、次世代低誘電率絶縁膜の評価方法として期待されている。

研究の経緯

 産総研(旧電子技術総合研究所)では、1986年より電子加速器を用いた高強度低速陽電子ビームの開発とその利用研究を行ってきており、1991年、エネルギーの揃った短パルス陽電子ビームを試料に入射して陽電子及びポジトロニウムの寿命を測定することができる陽電子・ポジトロニウム寿命測定装置を世界に先駆けて開発した(図3, 特許取得済)。この装置によって、イオン注入によって形成される原子空孔やアモルファスシリコン薄膜やポーラスシリコン薄膜の中に存在するナノメートルサイズの空隙を観測できることを実証した。

 その後、文部科学省の原子力試験研究(原子力基盤技術クロスオーバー研究)によってこの装置の高性能化を行い、実用的な測定時間(数分程度)、低いバックグラウンドで陽電子・ポジトロニウムの寿命スペクトル測定ができるようになった。

 半導体業界では、数年ほど前からこれまでのLSI配線の絶縁体の主流であったシリコン酸化膜の限界が見え始め、スピン塗布法による成膜法が容易に低誘電率絶縁膜を得ることができる方法として開発されてきた。米国では2年ほど前にこの低誘電率膜に対してポジトロニウム寿命測定がなされ、数ナノメートルの空隙の測定に有効であることが確認された。(スピン塗布法により形成した膜についてはその後当グループでも陽電子・ポジトロニウム寿命測定を行い、その有効性を確認し、学会等で公表している。) しかし、米国の装置は当グループの装置に比べて分解能等が劣りサブナノメートルの領域の測定はなされていなかった。

 最近、半導体プロセス研究所の研究グループは、プラズマCVD法を用いて低誘電率の膜を形成する新技術を開発した。この方法は、材料が安く工業的にメリットの有るHMDSO(ヘキサメチルジシロキサン)を使用して、375℃という実用的な温度で誘電率を2.6台にでき、しかも同一組成か、NH3ガスを添加して基板バイアスを印可することにより良好な銅拡散に対するバリアー膜を形成することができることから、次世代半導体用の絶縁膜形成プロセス技術として期待されている。

 この方法により成膜した絶縁膜は、スピン塗布法によって形成する膜より空隙サイズが小さいと予想されたが、従来の方法で空隙サイズを測定することは難しかった。そこで、この膜に対して陽電子・ポジトロニウム寿命測定を行ったところ、サブナノ~ナノメートル領域の空隙サイズ分布の測定に成功した(図4, 5)。さらに、空隙サイズ分布の形や平均サイズがCVD法のプラズマ電力やガス圧等の条件によって変化し、そのサイズ変化が誘電率等の物性の変化に対応していることを明らかにした(図6)。この結果は、プラズマCVD法の成長条件によって空隙のサイズを人為的にコントロールすることができ、それによって誘電率や銅拡散に対する耐性等の物性を制御できることを示唆している。

今後の予定

 次世代半導体デバイス用の低誘電率絶縁膜は、単に誘電率が低いというだけでなく、機械的強度、熱的安定性、銅拡散に対する耐性、電気的特性、プロセスとの整合性など、多くの条件を満たす必要がある。その多くは低誘電率絶縁膜内の微小空隙の構造に関係している。今後の次世代半導体開発においては、さらに低い誘電率の絶縁膜が必要とされ、各条件を満たすにはその構造の評価と制御もますます重要になってくる。そこで、陽電子ビームを用いた陽電子・ポジトロニウム寿命測定法によって各種の低誘電率絶縁膜を調べ、次世代半導体デバイス開発に寄与したいと考えている。

 また、この測定法は、次世代半導体デバイス用材料だけでなく、ナノテクノロジー材料・光エレクトロニクス材料など他分野の材料中の微視的構造測定にも有効であると考えられることから、これらの材料開発にも応用していきたい。

高性能LSIロードマップと低誘電率層間絶縁膜の必要性の図

図1 高性能LSIロードマップと低誘電率層間絶縁膜の必要性

陽電子の入射深さ分布図


図2 陽電子の入射深さ分布
入射エネルギーが1 keV, 3 keV, 10 keVの場合.
入射エネルギーによって測定深さを自在に変えることができる。用語の説明


低速陽電子極短パルス化装置と陽電子・ポジトロニウム寿命計測システム概略図 システム全体写真
陽電子パルス化装置心臓部写真
図3 低速陽電子極短パルス化装置と陽電子・
ポジトロニウム寿命計測システム
左上図 概略図,
  左下図 陽電子パルス化装置心臓部の写真
  右図 システム全体の写真

PECVD成長低誘電率膜の陽電子寿命スペクトル図
図4. PECVD成長低誘電率膜の陽電子寿命スペクトル
測定条件: 深さ 約150 nm, HMDSO 50 cc/min, N2O 200 cc/min
He 400 cc/min, 375oC 1.5 Torr, RF(13.56 MHz) 250 W, LF(380 kHz) 0-100 W
プラズマCVD成長時のLF電力を変化させると寿命スペクトルが変化する。->空隙サイズが変化。
図4の寿命スペクトルから計算した空隙サイズ分布図
図5. 図4の寿命スペクトルから計算した空隙サイズ分布
 
LF電力の増加によってサイズの大きい空隙の割合が少なくなっている

空隙を球と仮定した時の直径の平均値と誘電率のプラズマ成長時のLF電力依存性の図

図6 空隙を球と仮定した時の直径の平均値(左目盛, ○)と誘電率(右目盛, ▲)のプラズマ成長時のLF電力依存性
空隙サイズと誘電率とで相関関係があり、この結果はサブナノ~ナノメートルの空隙が誘電率に直接関連していることを示している。



用語の説明

◆低誘電率層間絶縁膜
現在より高集積・高速な次世代半導体デバイス開発では、デバイス中の配線の抵抗(R)と配線間の絶縁体による容量(C)で決まる信号遅延(RC遅延)の問題が、最重要課題の一つである。その解決のために、配線材料として銅を用いるとともに、誘電率の低い絶縁材料も必要になってきている。低誘電率層間絶縁膜は、現在グローバルな開発競争が行われており、今年度から政府主導で実施予定の「次世代半導体材料・プロセス基盤技術開発」プロジェクトでも、高誘電率ゲート絶縁材料とともに低誘電率層間絶縁膜の開発を次世代半導体材料開発の中心に位置づけ、今後重点的に研究開発を行おうとしている。[参照元へ戻る]
◆高強度低速陽電子ビーム
電子加速器等を用いて発生し、減速材によって数電子ボルトまで減速した陽電子ビーム。産総研の高強度陽電子ビームは最大108個/秒の強度の低速陽電子を発生することができる。これよりも、高い強度の陽電子ビームの発生に成功している研究所もあるが、定常的に物性測定に使用できる陽電子ビームの強度としては、世界最高レベル。[参照元へ戻る]
◆陽電子
電子の反粒子で、電荷量の符号が逆である以外には、質量、電荷の絶対値などの性質は電子と全く同一。真空中では安定に存在できるが、電子と出会うと消滅し、γ線を放出する。放射性同位元素や加速器を用いて発生することができる。[参照元へ戻る]
◆ポジトロニウム
電子と陽電子がペアを組み、互いに束縛された状態。電子と陽電子のスピンの向きによって、パラポジトロニウム(スピン反平行)とオルソポジトロニウム(スピン平行)という2種類の状態が存在し、真空中ではパラポジトロニウムは123 ps、オルソポジトロニウムは140 nsの寿命で消滅する。物質中では、オルソポジトロニウムは空隙の壁と相互作用をして140nsより短い寿命で消滅する。空隙のサイズが小さくなれば相互作用の頻度も高くなることから、オルソポジトロニウムの寿命を測定することにより、サイズを見積もることができる。[参照元へ戻る]
◆陽電子・ポジトロニウム寿命測定
陽電子およびポジトロニウムの物質中での寿命を測定する方法。エネルギーのそろった陽電子を試料に入射することによって薄膜や表面近傍の特定の深さの空隙サイズ測定を行うことができる。エネルギーのそろった陽電子を用いてオルソポジトロニウムの長寿命成分を測定できる方法は米国で、陽電子の短寿命成分を精密に測定できる方法はドイツで、それぞれ最初に開発されたが、陽電子及びパラポジトロニウムの短寿命成分とオルソポジトロニウムの長寿命成分の両方を同時に測定できる方法は、当グループが1991年世界に先駆けて開発した。さらに、同年、この測定法を用いて薄膜中のナノメートルサイズの空孔測定に世界で初めて成功している。[参照元へ戻る]
◆原子力試験研究(原子力基盤技術クロスオーバー研究)
原子力委員会が策定した「原子力の研究、開発及び利用に関する長期計画」で、その推進が必要とされている先端的・先導的な基礎・基盤研究を重点的に実施するために、文部科学省の予算により各試験研究機関が実施している研究。当グループでは、原子力試験研究の原子力基盤技術クロスオーバー研究により原研、理研、(独)物質・材料研究機構とともに、「高品位陽電子ビームの高度化及び応用研究」を行っている。当グループは、その中で「超低速短パルス陽電子ビームによる表層物性評価法の研究」を担当し、加速器を用いた高強度低速陽電子ビームの発生・制御技術の高度化とそれを用いた物性評価技術の研究開発を行っている。このクロスオーバー研究は、試験研究機関が連携・協力による相乗効果で研究開発を効率的に推進し、開発された研究成果を原子力分野だけでなく産業や社会を含めた他分野に波及させることを目的としている。[参照元へ戻る]
◆株式会社 半導体プロセス研究所
代表取締役社長:前田和夫、1988年設立、所員13名、住所:東京都港区港南2-13-29, TEL 03-3740-4535)。業務内容は、半導体プロセスおよび装置開発とCVDに関するコンサルティング。 多層配線の埋め込みおよび平坦化用層間絶縁膜であるO3/TEOSを用いた常圧CVD膜を世界で初めて開発し、国内外で数百台の実績を持つ(キヤノン販売が製造販売)。このO3/TEOS膜は自己流動性があり、特別な処理なしで平坦化が得られると言う優れた特徴を持った膜である。最近はSTI(シャロートレンチアイソレーション)に応用されている。これとは別に2年前よりプラズマCVD法によるlow-k膜の開発を開始し、HMDSOをソースガスとして用い、比誘電率k=2.6台の低誘電率層間絶縁膜を開発している。今年度中にはk=2.2台の膜の開発をめざす。また同じ原料を使ってCuのバリアー膜の開発を行い、k=4.1~4.6と誘電率が低く、バリアー性に優れたSiOCHおよびSiOCNH膜を開発している。今年度中にはk=3.5の膜を開発することを目指している。その他にも、新しい膜の開発に積極的に取り組んでいる。[参照元へ戻る]
◆LSI中の銅拡散
従来の半導体デバイスの配線材料は主にアルミニウムが用いられてきたが、デバイスをより高速にするために、アルミニウムより抵抗の低い銅が新しい配線材料として注目され、一部の高性能LSIにはすでに実用化されている。しかし、銅はアルミニウムより絶縁体中で拡散しやすく、絶縁不良などの問題を引き起こす。そのため、次世代半導体では銅の拡散を抑えるバリア膜においても誘電率の低い材料が望まれている。[参照元へ戻る]



お問い合わせ

お問い合わせフォーム

▲ ページトップへ

国立研究開発法人産業技術総合研究所