産総研 - ニュース お知らせ

お知らせ記事2008/04/02

「ナノ電子デバイス研究センター」を設立
-微細化限界を超える電子デバイス新技術の創出へ-

ポイント

  • 半導体素子の微細化・高性能化の極限追究と、微細化限界を超える新コンセプト技術の創出を目的とした「ナノ電子デバイス研究センター」を設立
  • ナノ電子デバイスの作製、計測、解析技術を広く提供し、イノベーションハブとして機能する

概要

 独立行政法人 産業技術総合研究所【理事長 吉川 弘之】(以下「産総研」という)は、半導体素子の微細化・高性能化を追究すると共に、微細化限界を超える新コンセプト技術の創出を目的とする「ナノ電子デバイス研究センター【研究センター長 金山 敏彦】(以下「研究センター」という)」を平成20年4月1日に設立しました。

 半導体集積システムは、高度情報社会を支える基幹技術であり、産業競争力の向上と環境負荷の低減を図り、社会の持続的な発展を実現するためには、半導体技術の発展が滞ることは許されません。

 半導体技術の高度化のためには、ナノレベルの微細化と同時に、新規な材料・構造・作製プロセスの導入が必要です。さらに、今後10年以上に亘って発展を継続するには、CMOSトランジスタの微細化に代わる新しい指導原理を構築しなければなりません。研究センターは、32 nmあるいは22 nm技術世代への半導体素子の微細化・高性能化の極限追究を推進すると共に、産総研内外の幅広い科学的知見を動員してより微細な技術世代を実現するための新コンセプト技術を創出するために ナノエレクトロニクス イノベーション プラットフォーム(NeIP)を整備して、イノベーションハブとして機能することを目指します。

電子素子の微細化・高性能化の極限追究とイノベーションハブとしてのNeIPの図

電子素子の微細化・高性能化の極限追究とイノベーションハブとしてのNeIP

社会的背景

 これまで半導体技術の高度化を担ってきたシリコンCMOSトランジスタの微細化は物理的・技術的な限界に近づいてきています。この限界を打破して32nm以降の技術世代を実現するためには、ナノレベルの微細化と同時に、新しい材料、構造、作製プロセスを導入することが必要となります。さらに、2020年ごろにはそれも限界に近づき、さらなる発展を図るには、これまでのCMOS微細化に代わる新しい原理に基づくデバイス技術を開発する必要があると考えられています。これらの要求に応えるには、幅広い科学的知見を動員して新しいコンセプトに基づく技術を創出すると共に、多様な選択肢の中から利用目的に即した的確な技術選択を行い、産業界と協力して速やかに量産技術に展開できるような研究開発体制を築く必要があります。

 このような方向性のナノエレクトロニクスの研究を産総研のような公的研究機関が継続的かつ戦略的に推進することが強く求められています。たとえば産業競争力懇談会(COCN)は、「多様な材料を用いたナノ新デバイスの基礎研究拠点」を設立することを提言しています。また、平成19年度には経済産業省、文部科学省、科学技術振興機構(JST)が連携してナノエレクトロニクス関連のプロジェクトを開始しました。デバイス試作能力を持つ拠点を形成していくことが検討されています。

経緯

 産総研では、これまで、スーパークリーンルーム産学官連携研究棟を主な拠点として、半導体MIRAIプロジェクトを、次世代半導体研究センター(平成20年3月終了)が中心的な役割を果たしながら、産業界や大学と共同で推進し、半導体の微細化技術の研究開発を行ってきました。MIRAIプロジェクトは、ひずみシリコン技術や高誘電率ゲート絶縁膜技術など、これまでのCMOSトランジスタの構造を維持しながら特性を高度化させる技術について、大きな成果を上げてきました。しかし、CMOSトランジスタの寸法が10 nmという原子レベルに近づくに従い、ますます幅広い技術選択肢に挑戦することが必要になり、ナノエレクトロニクスと呼ばれる、半導体以外の技術分野を包含する研究開発が重要になっています。このような状況を受けて、産総研は電子デバイス技術の研究開発において、今後も主導的な役割を続けるために新センターを設立しました。

本研究センターの内容

 新研究センターはMIRAIプロジェクトで培われた高度な技術を引継ぎ、CMOSの微細化・高性能化の極限追究を推進していきます。そのために、高精度なデバイス試作とその電気的特性評価、ナノレベルの物理計測評価解析、第一原理電子状態計算からデバイスシミュレーションまでを含む計算科学的解析を、総合的に行います。さらに、CMOS微細化に代わる新たな発展軸となりうる革新技術の探索と実証を行うためのイノベーションハブであるNeIP(ナノエレクトロニクスイノベーションプラットフォーム)を整え、産総研の他部門や外部機関と連携して基礎技術をデバイス実証に結びつける場として運用して行きます。そこでは、CMOS技術をベースに、新材料・新構造デバイスを効率的に試作し、測定データやシミュレーション結果が体系的に蓄積されるような、知識マネージメントを行います。

今後の予定

 CMOSの極限追究を目的とするプロジェクト研究を進めると共に、センターに蓄積されたナノ電子デバイスの作製技術・計測解析技術を基にNeIP(ナノエレクトロニクス イノベーション プラットフォーム)を稼働させ、産総研内外の研究機関と連携して、ナノエレクトロニクスの新原理技術の研究開発を行います。

用語の説明

◆CMOS (Complementary Metal Oxide Semiconductor
相補型金属酸化膜半導体の略。nチャネルMOSFETとpチャネルMOSFETという、オンオフ動作が相互に逆転するタイプのトランジスタを直列につないだ素子。LSI中での信号処理を行う上での最も基本的な回路である。[参照元へ戻る]
◆技術世代
ITRS(国際半導体技術ロードマップ)で半導体の微細化を表現する数値であり、DRAM(ダイナミック・ランダム・アクセス・メモリー)のビット線のハーフピッチ(hp)の寸法を用いて示される。テクノロジーノードとも呼ばれる。現在は65nm技術世代の量産がデバイスメーカー各社で始まっている。本センターでは、32nm(2013年量産化見込み)やそれを超える技術世代の基盤技術開発を推進する。[参照元へ戻る]
◆NeIP (ナノエレクトロニクス イノベーション プラットフォーム)
ナノエレクトロニクスデバイス試作のための、外部に開かれた共用研究開発施設。産総研つくば西地区にあるスーパークリーンルーム産学官連携棟内の研究クリーンルーム(JISクラス5、面積1500 m2)に設置した装置群を利用して、ベースプロセスとして微細CMOSプロセスを用意し、産総研の内外からの依頼に応えて、共同研究や試作支援、装置利用を行う。シリコンCMOSの性能を維持しながら、多様な材料・プロセスへ対応する。産総研のナノテクノロジー研究部門がつくば中央第2で運用しているナノプロセシング施設(AIST-NPF)と一体的な運用を行うことにより、広範な目的に応える。[参照元へ戻る]
◆イノベーションハブ
産総研では、イノベーションを担う様々な繋がり(大学・産業界・行政など)の結節点となり、イノベーションの要素となる「人・技術・情報」の出会いと流れを促進し相乗させる役割を目指している。
「産総研パンフレット」 http://www.aist.go.jp/aist_j/aistinfo/aistinfo.html [参照元へ戻る]
◆半導体MIRAIプロジェクト
独立行政法人新エネルギー・産業技術総合開発機構が、「高度情報通信機器・デバイス基盤プログラム」の一環として、我が国の半導体産業の競争力強化と持続的発展に必要な「次世代半導体材料・プロセス基盤技術開発」を推進するために委託実施するプロジェクトで、期間は2001年度~2010年度の10年間。[参照元へ戻る]
◆第一原理電子状態計算
実験データや経験的に求めた法則を使わないで、物理学の基本法則だけに基づいて物質の構造やエネルギーを理論的に計算する方法のこと。具体的には、量子力学の基礎方程式であるシュレディンガー方程式を解いて電子の状態や原子に働く力を計算する。大きな計算量を必要とし、扱える原子数が限られるので、デバイスの特性を計算するには経験的な計算手法と結びつける必要がある。[参照元へ戻る]