English

 

発表・掲載日:2013/04/16

リソグラフィーパターンを反映できる回路特性解析システムを開発

-次世代大規模集積回路の設計に貢献-

ポイント

  • リソグラフィーシミュレーション結果などから、パターンの詳細形状を反映した回路特性解析が可能
  • フィンFET特有のSRAM回路のパターン形状の影響を解明
  • 製造プロセス~回路特性を一貫してシミュレーションすることでLSIの製造工程を最適化

概要

 独立行政法人 産業技術総合研究所【理事長 中鉢 良治】(以下「産総研」という)ナノエレクトロニクス研究部門【研究部門長 金丸 正剛】ナノスケール計測・プロセス技術研究グループ 福田 浩一 主任研究員らは、大規模集積回路(LSI)の基板上に転写する回路パターン(リソグラフィーパターン)の詳細な形状を反映できる回路特性解析システムを開発した。

 今回開発したシステムは、リソグラフィーシミュレーションによって予測した微細パターンの詳細な形状をTechnology CAD(TCAD)に反映させて回路特性を解析する。このシステムを用いてフィンFETで構成したSRAMの回路特性を予測し、フィンFET特有のパターン形状の影響を明らかにした。また、このシステムは製造プロセスからデバイス構造の回路特性までを一貫してシミュレーションすることで、LSIの製造工程を最適化できるため、次世代大規模集積回路の設計への貢献が期待される。なお、この技術の詳細は、2013年4月16~18日に神奈川県横浜市で開催されるPhotomask Japan 2013 (PMJ 2013)で発表される。

リソグラフィーパターンからSRAMの安定性を解析の図
リソグラフィーパターンからSRAMの安定性を解析

開発の社会的背景

 近年、LSIの発展に伴い、そこで使われるトランジスタは微細化の限界に迫ろうとしており、最新のフォトリソグラフィー技術を用いてLSIパターンを描画しても、パターンが理想形状からずれてしまう問題が顕著になってきている。そのようなずれが回路性能にどのような影響を及ぼすかを把握でき、製造性を考慮した設計を行える手法を構築することが急務とされている。

 最近、このような設計手法を実現するために、製造の際の描画形状ばらつきをデータベース化して活用する技術や、フォトマスクパターンを補正する技術が実用化されてきているが、製造工程で実際にできる微細なパターン形状を予測し、その形状を反映させて回路特性を検討できる技術は整備されていない。

研究の経緯

 産総研は、この問題を解決するために、最新のフォトリソグラフィーシミュレーション技術と、TCAD技術を連携させることにより、リソグラフィーパターンの微細形状を反映した回路特性の解析システムの構築に取り組んだ。

 なお、この研究の一部には、エーエスエムエル・ジャパン株式会社との共同研究の成果であるシミュレーション結果と、同社のフォトリソグラフィーシミュレーターTachyonを使用した。また、株式会社半導体理工学研究センターとの共同研究により提供されているTCADシステムHyENEXSSを使用した。

研究の内容

 今回開発した回路特性解析システムは、フォトリソグラフィーシミュレーターなどで予測したLSIの微細パターンがあれば、トランジスタのデバイス構造から回路特性までをTCAD技術である半導体製造プロセスシミュレーション半導体デバイスシミュレーションにより微細パターンを反映させて予測できる。予測された微細パターンの形状は標準的なGDS-IIなどのレイアウトフォーマットで用意する。まず、予測された微細パターンの形状から、半導体製造プロセスシミュレーションにより半導体の製造工程を再現して、トランジスタなどLSIで用いられる複数の素子の微細なデバイス構造を予測する。さらに、そのデバイス構造から、半導体デバイスシミュレーションにより個々の素子の電気的特性を予測し、素子同士をつなげた回路についても、デバイス・回路混合シミュレーションによって回路特性が予測できる。

 図1にフィンFETを用いたSRAM回路のフォトマスクパターンと、リソグラフィーシミュレーターによって予測した作製されるパターンを重ねて示す。このような微細なLSIでは、四角いフォトマスクを用いても、リソグラフィー工程の露光の際の光強度の分布により作製されるパターンでは、ずれがみられる。

ハニカムテクスチャ構造表面形状写真とハニカムテクスチャ構造を用いた薄膜微結晶シリコン太陽電池の断面図
図1 フィン型FETを用いた6トランジスタSRAMの設計上の長方形フォトマスクパターンと、リソグラフィーシミュレーションによる予測パターンを重ねたもの
黒い破線がひとつひとつのトランジスタを形成している場所。黒の実線が設計上のゲートパターン、赤がシミュレーションで予測されたゲートパターン、青はシミュレーションで予測されたフィンのパターンである。

 図2に計算された個々のトランジスタのパターンを元に、フィンFETの製造工程で形成されるトランジスタの素子形状および不純物分布を、半導体製造プロセスシミュレーションで予測した結果を示す。左は材質・形状、右はイオン注入で導入されたドーパント不純物分布の例である。このように実際に製造されるトランジスタは微細パターン形状の影響を受け、設計された長方形パターンの形状とは異なる形に形成され、また、トランジスタの特性を左右するドーパント不純物分布にも影響を与える。

今回開発した微結晶シリコン太陽電池の発電特性図
図2 半導体製造プロセスシミュレーションにより計算された図1のTr.1部分のフィンFETの材質・形状(左)とドーパント不純物分布(右)の例
リソグラフィーシミュレーションで予測されたパターン形状を反映している。
 図3にデバイス・回路混合シミュレーションにより計算した、SRAMのバタフライ特性静的雑音余裕(SNM)特性の予測例を示す。左は製造条件を最適化する前の特性であり、SNMが小さいため歩留まりが悪くなると考えられる。右は製造条件を最適化した後の特性であり、SNMが大きくなり改善されている。このように今回開発したシステムを用いることで、リソグラフィーパターンから得られるデバイス構造を反映して、回路特性を一貫してシミュレーションすることができる。これによりマスクパターンから得られる回路特性に対し、LSIの製造工程を最適化することで、微細なパターンのLSIを従来よりも高い歩留まりで生産することが可能となる。
今回開発した微結晶シリコン太陽電池の発電特性図
図3 今回開発したシステムによって予測されたフィンFETのSRAM回路の静的雑音余裕(SNM)
電圧-電圧特性に描かれた矢印がSNM値であり、回路安定性の指標となる。左の製造プロセス最適化前に比べ、右の最適化後では大幅にSNMが改善されている。

今後の予定

 今回開発した回路解析システムを大規模集積回路の開発者に提供することにより、微細デバイスを用いたLSI回路の実現を加速させる。また、つくばイノベーションアリーナ ナノテクノロジー拠点(TIA-nanoおよび産総研 スーパークリーンルーム(SCR)産学官連携研究棟で、産業界と大学が一体となって次世代技術の研究を進めるための共用インフラとして活用する。


用語の説明

◆リソグラフィーパターン
大規模集積回路(LSI)は半導体基板上に微細なパターンを形成するために、感光性の物質を塗布してマスクを用いて露光し、露光した部分と露光しない部分からなるパターンを生成するフォトリソグラフィー技術を用いる。リソグラフィーパターンとはこのようにして作成されたパターン形状のこと。[参照元へ戻る]
◆リソグラフィーシミュレーション
光学計算に基づき、フォトリソグラフィーによるパターン形状を数値計算によって予測するシミュレーション。[参照元へ戻る]
Technology CAD(TCAD)
半導体デバイスの材質形状やドーパント不純物分布を予測する半導体製造プロセスシミュレーターと、デバイスの電気的特性を予測する半導体デバイスシミュレーターからなる、半導体デバイス開発用のCADシステム。[参照元へ戻る]
◆フィンFET
電界効果トランジスタ(FET)のゲート電極による制御性をよくするため、従来の平面型のトランジスタではなく、起立立体型の半導体部分をゲートで囲む形の構造としたもの。[参照元へ戻る]
◆SRAM
Static Random Access Memoryの略。随時、書き込み・読み出しできる半導体記憶回路。記憶内容の書き直しが不要で、高速動作が可能である。[参照元へ戻る]
◆次世代大規模集積回路
大規模集積回路(LSI)は、半導体素子の微細化により年々集積度を上げ、さらなる高機能や高速動作を実現してきた。半導体業界では微細加工の最小寸法を基準にした技術世代の概念があり、例えば45 nm世代などと呼んでいる。次世代大規模集積回路は、近い未来に実現される、さらなる微細化や高集積化が進んだ新しい世代のLSIを指す。[参照元へ戻る]
◆フォトマスク
フォトリソグラフィーで微細パターンを作るための原版を形成した板のこと。[参照元へ戻る]
◆半導体製造プロセスシミュレーション
半導体製造プロセス条件とフォトマスク情報から、デポジション・エッチング・イオン注入・酸化・熱処理などの個々の製造工程をシミュレーションし、材質・形状とドーパント不純物濃度を計算するシミュレーション。[参照元へ戻る]
◆半導体デバイスシミュレーション
半導体の材質・形状と印加電圧などの動作条件の情報から半導体の基本方程式を解いて、半導体デバイスの電気特性を計算するシミュレーション。[参照元へ戻る]
◆デバイス・回路混合シミュレーション
デバイスシミュレーションによって半導体の基本方程式を解くと同時に、複数の素子を接続した場合の回路内の電流の流れに関する方程式も計算するシミュレーション技術。[参照元へ戻る]
◆ドーパント
デバイスの動作に必要な電気特性を発現させるために導入される微量不純物元素。[参照元へ戻る]
◆バタフライ特性
SRAMの安定性を評価するための試験で使われる、回路内の電圧・電圧特性。[参照元へ戻る]
◆静的雑音余裕(SNM)
外乱ノイズに対するSRAMの動作安定性の余裕度を表す指標。回路の動作に対して許容される、雑音振幅の最大値として定義され、値が大きいほど安定性が高い。[参照元へ戻る]
◆つくばイノベーションアリーナ ナノテクノロジー拠点(TIA-nano
TIA-nanoは、世界水準の先端ナノテク研究設備・人材が集積するつくばにおいて、産総研、独立行政法人 物質・材料研究機構、国立大学法人 筑波大学、および大学共同利用機関法人 高エネルギー加速器研究機構が中核となり、さらに産業界が加わって、世界的なナノテクノロジー研究・教育拠点構築を目指すものであり、2009年6月に発足した。
TIA-nanoは、2010年6月に閣議決定された『新成長戦略~「元気な日本」復活のシナリオ~』においても「21世紀の日本の復活に向けた21の国家戦略プロジェクト」の中の一つに位置付けられており、今後ナノテクノロジーに係る研究開発・人材育成活動を軸に、わが国だけでなく世界的なイノベーションエンジンとなることが期待されている。[参照元へ戻る]
◆スーパークリーンルーム(SCR)産学官連携研究棟
この研究棟は、3000 m2のスーパークリーンルーム(空気清浄度 クラス3(JIS規格))と1500 m2の研究クリーンルーム(空気清浄度 クラス5(JIS規格))を備え、研究用のクリーンルームとしては世界トップクラスを誇る。この施設では、直径300 mmのシリコンウエハーを用いた一貫試作ラインとシリコン以外のさまざまな材料に対応できる試作設備を利用して、現在3つの最先端研究開発支援プログラムを含む複数の研究開発プロジェクトが実施されており、総勢200名を超える人員が集結し、わが国最大級の産学官連携研究拠点としての活動を推進している。[参照元へ戻る]


お問い合わせ

お問い合わせフォーム

▲ ページトップへ