English

 

発表・掲載日:2013/10/25

狭い間隔で電子部品を実装する技術により高機能インターポーザーを開発

-消費電力が極めて少ない電子回路に対応できる電源回路特性-

ポイント

  • 0.1 mmの狭い間隔で電子部品を高密度に実装してインターポーザーに内蔵
  • シリコンインターポーザーと同等レベルの低い電源インピーダンスを安価で高信頼に実現
  • スマートフォンなどの電子情報機器のさらなる小型化、低消費電力化、高機能化に寄与

概要

 独立行政法人 産業技術総合研究所【理事長 中鉢 良治】(以下「産総研」という)ナノエレクトロニクス研究部門【研究部門長 金丸 正剛】青柳 昌宏 副研究部門長 兼 3D集積システムグループ 研究グループ長、同グループ 菊地 克弥 主任研究員は、株式会社 アリーナ【代表取締役社長 高山 慎也】(以下「アリーナ」という)と共同で、狭間隔部品実装技術を用いた高機能部品内蔵基板(部品内蔵インターポーザー)を開発した。

 電子回路を低消費電力化するために電源電圧を低くすると、LSI上で発生する高周波電源ノイズにより誤動作が生じやすくなる。その対策として、電源回路にデカップリング・キャパシターを搭載して電源ネットワークインピーダンスを広い周波数帯域で低い値に抑える方法により電子回路の安定動作が確保されている。しかし従来のインターポーザーでは、高い周波数帯域まで低インピーダンスにできず、他の方式であっても製造コストや製品信頼性の面で難があった。

 今回、電源ネットワークの低インピーダンス化に向け、0.1 mmの狭い間隔で電子部品を実装する技術を用いて、キャパシターを従来よりも高密度で内部に実装した部品内蔵インターポーザーを開発した。このインターポーザーでは高周波数帯域まで電源ネットワークのインピーダンスを低減しているため、低消費電力で高機能な電子回路の実現への貢献が期待される。

 この技術の概要は2013年10月31~11月1日に茨城県つくば市で開催される産総研オープンラボで、詳細は2013年12月12~14日に奈良県奈良市で開催される国際会議「2013 IEEE Electrical Design of Advanced Packaging & Systems Symposium」で発表される。

今回開発した部品内蔵インターポーザーと電源ネットワークのインピーダンスと信号伝送特性の図
図 (左)今回開発した部品内蔵インターポーザー
(右)電源ネットワークのインピーダンスと信号伝送特性

開発の社会的背景

 情報ネットワーク社会の実現には携帯情報端末などの電子機器の高性能化が不可欠である。これまで、電子機器に使用されるLSIは、最小構成単位であるトランジスタを微細化することにより高性能化・高集積化してきた。しかし、次世代以降のトランジスタ技術では、寸法が小さいため素子間の特性ばらつきの問題が顕在化し、製品の歩留まりが著しく低下すると懸念されている。そのため、トランジスタの微細化によらないで、電子機器全体の処理性能を向上させることが必要であり、これに応える技術として三次元LSI積層集積化技術が注目を集めている。

 また、医療機器、自動車、ロボット、産業機器、情報通信機器、情報家電などの幅広い産業で電子機器が使用され、総エネルギー消費量のうち電子機器が占める割合が年々増加している。そのため省エネルギーへの取り組みが優先度の高い課題となっている。電子回路の消費電力を削減するには電源電圧をより低くする必要があるが、電源ノイズの許容量も小さくなるため、電源ネットワークを高周波帯域まで超低インピーダンス化し、電源ノイズの発生を抑制することができる高性能インターポーザーが求められている。

研究の経緯

 産総研では、三次元LSI積層集積化技術の研究開発を進めており、超高速伝送・超高密度実装を実現するLSI接続インターポーザーの開発などに取り組んできた。さらに、2007年度から独立行政法人 新エネルギー・産業技術総合開発機構のITイノベーションプログラム「立体構造新機能集積回路(ドリームチップ)技術開発」において、電子実装分野の研究開発を進めている。また、電源ネットワークを高精度に測定・評価できる超広帯域・超低インピーダンス電子回路評価システムを開発している(2010年5月25日 産総研プレス発表)。

 アリーナでは、0.1 ㎜という狭い間隔で電子部品を実装する技術を保有しているが、その技術を高度化し、部品内蔵基板技術に応用展開して、従来の部品内蔵基板より大幅に優れた、高密度で高性能な実装モジュールを製造する技術の開発に取り組んできた。

 今回、両者の技術を融合させて高性能部品内蔵インターポーザーの開発に取り込んだ。

 なお、この研究開発は、経済産業省 中小企業庁の平成23年度戦略的基盤技術高度化支援事業(平成23年度第3次補正予算事業)「部品内蔵基板内の狭間隔部品実装技術及びWLP-LSIチップ実装技術の確立」による支援を受けて行った。

研究の内容

 低消費電力で高速動作するLSIを実装するインターポーザーでは、電源ネットワークを高周波帯域まで超低インピーダンス化し、電源ノイズの発生を抑制することができるデカップリング・キャパシターを内蔵するなどの高機能化が求められている。電源ネットワークのインピーダンスは供給電圧と供給電流、最大リップル電圧の許容値から想定される値以下にする必要があるが、三次元積層集積LSIでは、10 Gbps以上の高速信号伝送に対応するため、部品内蔵インターポーザーを含めた電源ネットワークのインピーダンスを、直流(0 Hz)から10 GHz以上の広い周波数帯域で、0.1 Ω以下にすることが求められている。この低いインピーダンスを実現するため、インターポーザーに従来以上の高密度でキャパシターを実装する必要がある。

 今回、アリーナの保有する0.1 ㎜間隔の狭間隔部品実装技術を、インターポーザー内層部に応用して0402サイズのキャパシターを高密度に実装し、超広周波数帯域で超低インピーダンスの電源ネットワークをもつ高機能な部品内蔵インターポーザーを開発した(図1)。

狭間隔部品実装技術による部品内蔵インターポーザーの図
図1 狭間隔部品実装技術による部品内蔵インターポーザー

 電源ネットワークを低インピーダンス化する技術として、部品内蔵インターポーザーのほかに、薄膜キャパシター内蔵方式によるシリコンインターポーザーがある。シリコンインターポーザーは、シリコンウエハーをベースとして、LSIの製造プロセスを適用して作製され、その内層に薄膜キャパシターが形成されている(図2左b)。通常のインターポーザーよりデバイスとキャパシターの距離が短くなるため、電源ネットワークのインピーダンスを低く抑制できる。しかし、シリコンインターポーザーはLSIの製造プロセスを用いるため非常に製造コストが高く、また、キャパシターの静電容量を大きくするには誘電体を超薄化する必要があり、絶縁不良の発生を抑えるのが困難である。

部品内蔵インターポーザーとシリコンインターポーザーの模式図と電源ネットワークのインピーダンスの周波数依存性の図
図2 (左)部品内蔵インターポーザーとシリコンインターポーザーの模式図と(右)電源ネットワークのインピーダンスの周波数依存性

 産総研の保有する評価システムを用いて、今回開発した部品内蔵インターポーザーとシリコンインターポーザーについて、0 Hzから10 GHzの広い周波数帯域の電源ネットワークのインピーダンスを測定した。図2右のように、今回開発した部品内蔵インターポーザーは、シリコンインターポーザーと同様に電源ネットワークが大幅に低いインピーダンスになり、製造コストや製品信頼性の観点から、シリコンインターポーザーに対して十分な競争力を持つと考えられる。

 以上より、狭間隔部品実装技術による部品内蔵インターポーザーを幅広く電子機器に用いることによって、実装配線の短縮、部品点数の削減、回路の簡略化などの改善効果により、機器自体の省電力化、省資源化が促進される。また、スマートフォンなどの登場で顕在化している、携帯電子機器の電池寿命不足に対して、省電力化による改善が期待できる。部品内蔵インターポーザーの普及により、電子機器の高機能化、小型化を推進できるため、高度ユビキタス情報化社会の実現に大きく寄与すると考えられる。

今後の予定

 今後は、携帯端末機器メーカーや高性能半導体メーカーといった川下企業との連携を進め、高密度な部品内蔵インターポーザーを用いたプロトタイプ機の開発を行い、実用レベルの応用技術開発を推し進める予定である。


用語の説明

◆狭間隔部品実装技術
表面取り付けタイプのキャパシターのような電子部品を回路基板などに搭載する際に、部品間距離を0.1 mm程度までの狭い間隔で実装する技術。[参照元へ戻る]
◆部品内蔵基板
能動部品(LSIなど)や受動部品(キャパシター、抵抗器など)の実装密度を向上させるため、それらを基板内に埋め込んだもの。[参照元へ戻る]
◆インターポーザー
電子デバイスをパッケージや回路基板などに搭載する際に、デバイス-パッケージ間、デバイス-回路基板間に配置して、配線寸法の変換に用いられる薄型配線構造体。通常、超高速LSIチップの搭載に用いるため、超高速信号伝送線路と電源供給のための電源ネットワークをもつ。現在、有機樹脂で構成される有機インターポーザーや、シリコンウエハーで構成されるシリコンインターポーザーなどが研究されている。[参照元へ戻る]
◆LSI
大規模集積回路Large scale integrated circuitの略。スイッチング動作をさせる半導体素子であるトランジスタやダイオードなどの電子素子を大規模に集積して電子回路を構成したもの。[参照元へ戻る]
◆電源ノイズ
多数のトランジスタが高速で同時にスイッチング動作をする際に発生する急激な電流変化が、瞬間的に電源電圧の低下を引き起こし、電源ネットワークを通じてトランジスタ自身への電源ノイズとなる。そのため、トランジスタの動作が不安定になり、信号配線にもノイズが発生する。特に低消費電力の回路では、電源電圧が非常に小さくなるため、電源ノイズに対する許容量が小さくなると見込まれる。[参照元へ戻る]
◆デカップリング・キャパシター、キャパシター
キャパシターとは、静電容量(キャパシタンス)により電荷(電気エネルギー)を蓄えたり、放出したりする受動素子のひとつ。
デカップリング・キャパシターとは、電子回路において、電子デバイスが動作する際に発生する直流電源電圧の変動を低減させるため、電源配線とグラウンド配線の間に接続されるキャパシター。これにより、デバイスからのスイッチングノイズが電源ネットワークを通じて広がるのを十分に抑制できるため、デバイス動作が安定し、信号配線に発生する高周波ノイズが大幅に低減され、高速信号伝送特性を改善できる。[参照元へ戻る]
◆電源ネットワーク
電子回路のうち電源供給部分の電気回路網。これにより、プリント回路基板からLSIパッケージを通じて、LSIチップ内の多数のトランジスタへ電源が供給されて、電子回路が動作する。[参照元へ戻る]
インピーダンス
高周波領域の電気信号を伝送するときに、電気信号が伝送する線路が示す固有の交流抵抗。この値が線路と回路の間で整合していないと高速信号を伝送できない。通常、電子デバイスや測定装置の信号線路は高速な信号伝送を目的にインピーダンス50 Ωで設計されているが、電子回路の電源ネットワークは高周波ノイズの伝送を抑制するため、数Ω以下の低いインピーダンスになるように設計されている。[参照元へ戻る]
◆三次元LSI積層集積化技術
LSIチップのシリコン基板内に裏から表に貫通する微細なシリコン貫通電極(Through-silicon-via:TSV)を形成することにより、多数のLSIチップを三次元的に積層集積化する実装技術。トランジスタの微細化によらずに電子機器全体としての動作速度を向上できるため、近年注目を集めている。[参照元へ戻る]
◆リップル電圧
ある一定の電圧の上に乗っている小さなさざ波の様な電圧で、直流電圧に重畳した交流成分のこと。直流電源の電圧は理想的には一定だが、実際にはわずかな電圧の揺らぎが重畳している。[参照元へ戻る]
◆0402サイズ
0.4 mm×0.2 mmの大きさの小型電子部品。キャパシター、抵抗器などの非常に小さな電子部品の大きさの規格であり、他には1608サイズ(1.6 mm×0.8 mm)、1005サイズ(1.0 mm×0.5 mm)、0603サイズ(0.6 mm×0.3 mm)などがある。[参照元へ戻る]
◆薄膜キャパシター内蔵方式
インターポーザー内部の多層配線構造内に、高誘電率の誘電体薄膜材料を用いて薄膜キャパシターを作り込むことによって、キャパシターをインターポーザーに内蔵する方式。LSIをインターポーザーに実装する際に、従来のキャパシター部品をLSIと反対面に表面実装したインターポーザーに比較して、LSIとキャパシターの距離が短くなるため、電源ネットワークのインピーダンスを小さく抑制できる。[参照元へ戻る]

関連記事


お問い合わせ

お問い合わせフォーム

▲ ページトップへ