平成30年度研究評価委員会(エレクトロニクス・製造領域)評価報告書
22/138

献する。また、低環境負荷の非鉛系・軽量キャパシタなどへの応用により持続可能な社会の実現にも貢献する。 ●高品質グラフェンの低温成長技術とデバイス機能の開発 高品質単層グラフェンの低温合成については、Nano Letters誌(IF=12.1)に論文が掲載され、アメリカ化学会のChemical & Engineering Newsのweekly newslettersに研究紹介記事が掲載されるなど、注目を集めた。本成膜プロセスは大面積化も可能であり、従来の低温合成法の限界を乗り越えたブレークスルー技術として、グラフェン材料の早期産業化が期待される。GOS型電子放出源は、従来の電子放出源の置き換えのみならず、低真空・液中でも動作するメリットもあることから、従来法では不可能な化学品の合成プロセス開拓など、幅広い用途が期待される。 【課題と対応】 目的基礎研究における課題としては、社会や産業のニーズを的確に把握し将来の「橋渡し」の基となる革新的な技術シーズを継続的に創出することである。これら課題を解決するための対応として、クロスアポイント制度等を活用し大学等の研究機関との連携を一層活性化し、独創的な研究シーズの強化に努める。下記、各研究テーマに関する課題と対応についても列記する。 ●量子コンピュータ・量子アニーリングマシンの基盤開発 超伝導量子アニーリングマシンの計算処理能力を商用化レベルまで向上させるためには、量子力学的コヒーレンス性能のさらなる改善にむけたデバイス製造におけるプロセス技術の改良といった基礎研究が必須となる。また、シリコン量子コンピュータについては、現在は要素技術開発の段階であり、基本素子である量子ビットデバイス技術の他にも、ビット間結合技術、ゲート制御技術、読み出し技術、回路化技術といった周辺技術においても研究開発すべき事項が多数存在している。今後は、他の公的研究機関、大学、企業と連携し、これら要素技術開発も併せて実施していく。 ●スピントルク発振素子を用いたニューロモルフィック回路の基盤技術開発 第4期中は、より複雑な演算に向けてニューロモルフィック回路の段階的な規模拡大が課題となる。その対応として、複数のSTOの同期現象を活用したニューロモルフィックコンピューティングの原理実証に取り組む。中長期的には、ニューロモルフィック回路の性能向上やより複雑な演算を行うための回路の大規模化など、課題は多数存在する。その対応として、STOの同期現象やカオスを用いたニューロモルフィック回路の実現、より複雑な音声認識などの実タスクの実証、STOのニューロモルフィックコンピューティング専用の高速駆動・読み出し回路の設計などに取り組む。 ●相変化/トポロジカル材料による不揮発メモリ、新奇デバイスの開発 元来iPCMは相変化メモリの省エネ化を目的として開発されたものであるが、トポロジカル相転移を誘起することで室温でも磁性特性が発現する。そのため、メモリ応用の他にトポロジカルなスピン量子デバイスの可能性を視野に入れた研究テーマ設定を適切に行うことが課題である。そのために、その特性を活用する具体的なアプリケーションの選定や、それに向けたデバイス化技術(超格子構造の最適化、加工プロセス、他技術とのインテグレーション、集積化等)の開発を今後進めていく。 ●電圧書き込み型MRAMの基盤技術開発 第4期中は、実用構造のMTJ素子において書き込みエラー率をさらに低減することが課題となる。その対応として、量産プロセスに適合した実用MTJ素子を用いて書き込みエラー率 ≦ 10-7(エラー訂正なし)、および、≦ 10-14(エラー訂正あり)の実現に取り組む。中長期的には、電圧書き込み型MRAM実用化のために、MTJ素子のさらなる高性能化、量産プロセス技術の確立、集積化などの課題が存在する。その対応として、量産用のスパッタ成膜装置を用いて大径Si基板- 18 -

元のページ  ../index.html#22

このブックを見る