

世界初の超微細 III-V/Ge CMOS トランジスタ

高性能異種チャネル CMOS への新たな道筋



前田 辰郎

まえだ たつろう

t-maeda@aist.go.jp

ナノエレクトロニクス研究部門
新材料・機能インテグレーショングループ
主任研究員
(つくばセンター)

高性能化と高信頼性が厳しく求められるシリコンテクノロジーの世界に、新材料による機能高度化と新たな価値を創造すべく、LSIのブレークスルー技術の開発を目指しています。

関連情報：

- 参考文献

T.Maeda et al.: 2011 Symposium on VLSI Technology, 62 (2011).

- 共同研究者

ト部 友二、板谷 太郎、石井 裕之、宮田 典幸、安田 哲二(産総研)、山田 永、秦 雅彦(住友化学)、横山 正史、竹中 充、高木 信一(東京大学)

- プレス発表

2011年6月12日「世界初の次世代高性能 III-V/Ge CMOS トランジスタの実現」

- 用語説明

* CMOS: Complementary (相補型) MOS の略号。nチャネル MOSFET と pチャネル MOSFET という、オンオフ動作が相互に逆転するタイプのトランジスタを直列につなぐ素子。集積回路での信号処理を行う上での最も基本的な回路である。

**ゲートラスト法: ソース/ドレイン領域を先に形成した後で、ゲート絶縁膜とゲート電極部分を最後に形成する MOSFET の作製方法。

研究の経緯

16ナノ世代以降の高性能LSIでは、Siよりも大きな移動度を持つIII-V族化合物やGeといった異種材料を組み合わせたCMOS*の実現が期待されています。一方で、実用化に向けては、こうした異種材料に対して同一プロセスで、しかも微細化が可能なトランジスタ作製技術が求められています。今回、東京大学、住友化学と共同で、異種チャネル材料に適した共通プロセス・材料を開発し、ゲート長100 nm以下の微細III-V/Ge CMOSトランジスタの動作実証に世界で初めて成功しました。

研究の内容

電子移動度の高いInGaAsとホール移動度の高いGeは物性が大きく異なるため、プロセスの複雑化とそれに伴うコストの増大が懸念されています。一方で、InGaAsの伝導帯端とGeの価電子帯端が極めて近いところに位置していることから(図1)、n/pMOSFETの閾値制御の点では、ゲート電極材料の共通化ができます。また、この共通メタル電極は微細化に適したショットキーバリアソース/ドレイン(S/D)トランジスタ

のメタルS/D材料としても有用です。つまり、異種チャネル材料にもかかわらず、ゲートおよびS/D電極を単一の材料で実現することが可能となります。このようなコンセプトのもと、共通メタル材料としてTaNを採用し、ゲート長100 nm以下の微細化が可能なゲートラスト法**を用いて、InGaAs nMOSFETとGe pMOSFETを試作しました(図2)。図3は作製したInGaAs nMOSFETとGe pMOSFETの動作特性です。InGaAsチャネルとGeチャネルを使って、対称的かつ良好なトランジスタ特性を同時に得ることに成功しました。また、ゲート長100 nm以下における高いスケール耐性も示され、メタル材料の共通化により、III-V/Ge異種チャネルCMOSプロセスの集積化と微細化に成功するだけでなく作製プロセスの大幅な簡略化も同時に実現しました。

今後の予定

今回開発した技術を用いた次世代高性能CMOSトランジスタを実用化することにより、コンピューター、サーバー、デジタル家電などの高性能化や低消費電力化を目指します。




図1 InGaAs および Ge のバンドラインアップ




図2 ゲート長 50 nm の InGaAs nMOSFET の断面写真




図3 ゲート長 100 nm の InGaAs/Ge n/pMOSFET の電流電圧特性