Vol.4 No.1 2011

5/74

研究論文:レーザー援用インクジェット技術の開発(遠藤ほか)−2−Synthesiology Vol.4 No.1(2011)関しても、電子回路や電子部品の実装の多品種化・カスタムメイドへの対応が求められている。そこでは、主に半導体微細加工技術を中心としたマスクプロセスによる製造技術が用いられているが、マスク作製工程には高い精度が求められ、高価になることから多品種化は難しいという問題がある。また、FPD(Flat Panel Display)等の大面積ディスプレーの配線では、マスクの微細化、大面積化、多階調化が進み、マスクのアライメントが困難となり大面積化が問題となっている。さらに、マスクプロセスには、導体金属の成膜、レジストや余分な導体金属の除去、洗浄の工程が必要であり、貴金属や有害物質等が含まれる廃液が大量に排出されるため、省エネ・省資源化への対応が求められている[1]。私達が開発を進めているインクジェット印刷技術は、『必要なところに必要なだけフレキシブルに材料を供給する』ことから、オンデマンド・省資源の特徴を持ち、産総研が掲げる「ミニマルマニュファクチャリング」コンセプト実現の中核をなす技術である。また、製造工程で排出される多くの廃液が、環境負荷につながることから、マスク不要で廃棄物がほとんど出ないインクジェット印刷技術による配線実装プロセスが大きく期待されている[2][3]。しかし、これまで、インクジェット印刷技術を配線に応用するに際しては、インク内に含有している導体の抵抗が高い、配線微細化に伴ってスループットが低下する等の解決すべき問題点が多くあった。この論文では、ミニマルマニュファクチャリングのコンセプトのもと、実用的な微細インクジェット配線の実現に挑戦した研究開発の過程を報告する。2 多品種化生産に向けたそれぞれの製造技術の状況と開発技術の選択2.1 デバイスの多機能化に伴うICチップの集積化とそれに伴う技術開発の流れこれまで、電子デバイスの多種多様化に伴って、デバイスの機能に応じたICパッケージが製造されてきた。その中で、ICチップの小型化、高機能化、低消費電力化を実現するために、1チップ内にさまざまな機能を集積したSoC(System on a Chip)の開発が進められてきた。SoCでは、1チップ内に機能を集積するため、新規なプロセス技術として単一のパッケージ内にICチップを挿入したSiP(System in Package)、すなわち、パッケージ内に開発済みのICチップを組み合わせてモジュール化することで多機能化を実現してきた。そして現在では、さらに電子製品の小型化・多機能化が進み、ICパッケージの実装面積を減らすため、ICパッケージ内のICチップをICスタックという積層化した形で3次元集積化する方法が行われてきた(図1)。そして、ここでは、積層化されたICチップを接続する3次元実装技術が重要なキーテクノロジーとなっている。これまでは、ICチップの3次元実装において、フリップチップ実装による電気的接続が行われてきた。具体的には、ICチップ入出力端子上にハンダボールとハンダ付けパッドを設置し、リフロー炉で熱をかけてハンダを溶融して電極端子と接合する方式(Ball Grid Array)や、メッキ加工によるバンプでICチップ間を加熱加圧し、電気端子を接合する方法等が採用されている。しかし、ICチップの多層化が進むにつれてバンプが小型化し、接合欠陥の検査が困難になる、バンプ搭載のコストが上昇する、層間接続に必要な微細Si貫通ビアの設置が困難になる、ICスタックの厚みを薄くするためにはSi基板の超薄加工が必要となる等、多くの課題が顕在化している。一方、ICチップに段差を付けることによって入出力端子を表面に出し、ワイヤボンディングによってICチップとインターポーザやリードフレーム間の電気的接続をとる方法もある。しかし、ワイヤによる配線は、素子間の距離が長く、配線の高密度化が困難であり、ワイヤのインダクタンスの増加によって高速伝送に限界が生じる等、解決が困難な課題が残されている[4]。以上のように、積層化されたICチップ側面の配線や、チップ間の段差を乗り越えて電気的接続が可能な3次元実装技術の開発が急務となっている。2.2 各プロセス技術の特徴とインクジェット印刷技術の技術課題近年の集積化によってICチップ内のデザインルールがチップ基板(System on a Chip)SoCデバイス内の回路パッケージIC半導体チップ(System in Package)SiP1チップ内に機能を集積・新しいプロセス技術の開発・開発費用の高騰・開発期間の長期化チップの組合せにより多機能化に対応多機能化・集積化・チップの多層化・実装面積の削減半導体の1チップ内の高機能化パッケージ内に半導体チップを封入パッケージ内のチップを3次元実装チップの高密度化に伴う接続技術の高度化図1 多機能化に伴うICチップの高密度集積化の流れ

※このページを正しく表示するにはFlashPlayer9以上が必要です