Vol.3 No.4 2010

10/74

研究論文:SiC半導体のパワーデバイス開発と実用化への戦略(荒井)−265−Synthesiology Vol.3 No.4(2010)制を構築した。その研究サポートのもとに共同でエシキャットジャパンというベンチャー(有限責任事業組合「LLP」)をつくり、研究開発の律速になっているエピウェハ供給体制を構築し、「インバータ」プロジェクトでの活用と育成を図った。この活動は2007年には昭和電工(株)に引き継いだ。3.2.2 パワーデバイスの原理的実証から変換器への展開スイッチング素子については接合FET(JFET)の開発が先行して進められ、数アンペアクラスのデバイスが市販されたが、ノーマリーオンデバイス(ゲート電圧ゼロでは通電状態にあるデバイス)であることもあって普及には至っていない。MOSFETはMOSチャネル移動度が上がらないことと、酸化膜の信頼性が不透明であるため市販には至っていない。産総研では、カーボン面の高チャネル移動度を活用n+ n- n+ p+ n- n- p- インプラ低濃度n型層→高いpn接合耐圧、 低電圧でピンチオフ→高耐圧インプラ高濃度p型層 パンチスルー抑制 →高耐圧ゲート酸化膜形成パイロジェニック再酸化→高チャネル移動度低濃度p型エピ層、4H-SiC(0001)面 チャネル領域の結晶性良く低濃度 →高チャネル移動度埋め込みチャネル構造 →高チャネル移動度ドレインソースコンタクトゲート電極S. Harada et al; IEDM 2006, SF USA (2006-12) S. Harada et al; ISPSD 2007,Korea(2007-6)µm8642300.00 nmしてMOSFETのエピプロセスの活用とデバイス構造を工夫したIEMOSを開発し、世界最高レベルの低損失デバイスの原理的実証に成功した。また、JFETではエピ技術を活用した埋め込みゲート構造(SIT)により、さらなる性能の向上には基板抵抗の低減が課題になるほどの低オン抵抗の原理的実証に成功した(図9、図10、図11)。デバイス・プロセス技術は知的財産化するとともに、適宜、産業界へ技術移転を行った。IEMOSについては、「インバータ」プロジェクトにおいてアンペア級の超低損失デバイスを試作・提供し、プロジェクト終了時に50 W/cm3の高パワー密度の変換器を実現する条件を明確化することができた。また、研究センターの技術開発成果のマイルストーンを示すために、産総研内にものづくり技術を促進するために設けられた「ハイテクものづくり」研究制度を2006年に活用した。そこでは結晶基板、エピ膜、IEMOSとショットキーバリアダイオードデバイス、チョッパー回路を、研究センター内の三つの研究チームの共同で作製し、発電モーターの制御を実現してトータルソリューションの実証を行った(図12)。JFET(SIT)およびPINダイオードについては、酸化膜の信頼性への懸念がなく、変換器への応用に必要なデバイスの供給が可能な歩留まりまで作製技術が進んだため、2007年頃から企業とのシステム応用の共同研究が開始され、2008年から成果が出始めている。chanel layerVB=700 V @VG=-12 VVg=2.5 V@200 A/cm2,1.01 mΩ・cm2出力特性JD (A/cm2)ID (A)VD (V)2502001501000.5 V1.5 V2.0 VVg=2.5 V1.0 V0.100.080.060.040.020.001.00.80.60.40.20.01.21mΩ・cm2@ Vg=2.5V ,VB=1270V@Vg=-12VY. Tanaka et al; ICSCRM 2007Y. Tanaka et al; ISPSD 2007,Korea(2007-6)Y. Tanaka et al; ICSCRM 2005,Pittsburgh(2005-9)① CVD膜成長法で形成したp+-ゲート層 →低ゲート抵抗② トレンチ(溝)法で形成したチャネル層 低濃度チャネル →低いピンチオフ電圧, 高オフゲイン③ アライメントフリー (位置合わせ不要) →微細セル →低オン抵抗特長5000 VGSDp+ gate layern- drift layern+ substrate図9 カーボン面上に作製されたIEMOSFET(Implantation and Epitaxial MOSFET)のデバイス構造とその効用エピ成長技術とイオン注入技術を駆使してチャネル形成面を平坦化し(AFM像表示)、MOSチャネル移動度の向上をはかった。図10 埋め込みゲート型のSITの構造と静特性ノーマリーオン(ゲート電圧をかけないとオフにならないこと)であるが、極めて通電損失が小さい。このデバイスもエピ成長技術が重要な役割を果たしている。図11 アンペア級スイッチのオン抵抗と阻止電圧のトレンド産総研は世界のトップクラスの成果を出している。最近のIGBTやSJ−MOSのSiデバイスの動向や世界のSiCパワーデバイスの動向については、オーム2009.11号 「次のステップに進むパワーエレクトロニクスの技術革新・応用」(荒井和雄)参照。阻止電圧 (V)SiC-MOSFETSiC-JFET(SIT)GaN-HEMTオン抵抗 (mΩ・cm2)GaN limitSiC limitSi-SJ MOSSi limitSi-IGBT2001000800011040Cree’07Cree’07SiCED’07SiCED’03SiCED’02日立’03東芝’03東芝’07東芝’03古河’07日立’05日立’07住友’07古河’07松下’07三菱’06AIST’06AIST’07ローム’07ローム’06AIST’06AIST’05AIST’05Semi South’07Rutgers Univ.’03North.Grumman ’07SiCED’00Ryu’06

※このページを正しく表示するにはFlashPlayer9以上が必要です