世界初の超微細III-V/Ge CMOSトランジスタ

研究の経緯

図1　InGaAs およびGe のバンドラインアップ

　16ナノ世代以降の高性能LSIでは、Siよりも大きな移動度を持つIII−V族化合物やGeといった異種材料を組み合わせたCMOS^＊の実現が期待されています。一方で、実用化に向けては、こうした異種材料に対して同一プロセスで、しかも微細化が可能なトランジスタ作製技術が求められています。今回、東京大学、住友化学と共同で、異種チャネル材料に適した共通プロセス・材料を開発し、ゲート長100 nm 以下の微細III−V/Ge CMOSトランジスタの動作実証に世界で初めて成功しました。

研究の内容

　電子移動度の高いInGaAsとホール移動度の高いGeは物性が大きく異なるため、プロセスの複雑化とそれに伴うコストの増大が懸念されています。一方で、InGaAs の伝導帯端とGeの価電子帯端が極めて近いところに位置していることから（図1）、n/pMOSFET の閾値（しきいち）制御の点では、ゲート電極材料の共通化ができます。また、この共通メタル電極は微細化に適したショットキーバリア ソース/ドレイン（S/D） トランジスタのメタル S/D 材料としても有用です。つまり、異種チャネル材料にもかかわらず、ゲートおよび S/D 電極を単一の材料で実現することが可能となります。このようなコンセプトのもと、共通メタル材料としてTaNを採用し、ゲート長100 nm以下の微細化が可能なゲートラスト法^＊＊を用いて、InGaAs nMOSFETとGe pMOSFETを試作しました（図2）。図3は作製したInGaAs nMOSFETとGe pMOSFETの動作特性です。InGaAsチャネルとGeチャネルを使って、対称的かつ良好なトランジスタ特性を同時に得ることに成功しました。また、ゲート長100 nm以下における高いスケーリング耐性も示され、メタル材料の共通化により、III−V/Ge異種チャネル CMOSプロセスの集積化と微細化に成功するだけでなく作製プロセスの大幅な簡略化も同時に実現しました。

図2　ゲート長50 nmのInGaAs nMOSFETの断面写真
	図3　ゲート長100 nmのInGaAs/Ge n/pMOSFETの電流電圧特性

今後の予定

　今回開発した技術を用いた次世代高性能CMOSトランジスタを実用化することにより、コンピューター、サーバー、デジタル家電などの高性能化や低消費電力化を目指します。