

4端子駆動ダブルゲートMOSデバイス

省エネルギー性と高速性を両立

半導体集積回路の微細化が抱える課題

情報技術（IT）社会をハードウェア面で支える半導体（シリコン）集積回路（Si VLSI）のこれまでの驚異的な発展は、VLSIを構成するMOSFETの微細化によると言っても過言ではありません。現在、半導体技術世代（テクノロジーノード）は、すでに90ナノメートル世代に入っていきます。

一方、更なる微細化を進めるにともない、短チャネル効果によるデバイス性能の劣化と、リーク電流の激増による消費電力の増大が危惧されてきました。特に、消費電力の問題は、より深刻になってきています。

MOSFETの進化

通常のバルクMOSFET（図1(a)）の微細化限界に対して、図1(b)に示すダブルゲートMOSFET（DGFET）構造（この場合はフィン型）にすると、2つのゲートによって強固にドレイン電界をシールドでき、微細化によるドレインとソースの干渉によって引き起こされる短チャネル効果を最小限にできます。このこと




図1 MOSFETの進化

(a)通常のプレーナー型バルクMOSFET（比較のために横置きで表現）、(b)ダブルゲートMOSFET（DGFET）（フィン型）。電総研提案当初XMOSFETと命名、(c)4端子駆動型ダブルゲートMOSFET（4T-DGFET）。

から、DGFETは最も微細化に適したデバイス構造として世界で注目されています。これは、1984年に旧電総研から世界最初に提案されたもので、当時はXMOSFETと命名されたものです。

産総研の提案する極微細省エネデバイス

このDGFETのさらに進化したデバイスとして、図1(c)に示した、独立した2つのゲートを持つ4端子駆動型ダブル

ゲートMOSFET（4T-DGFET）を産総研は提案しています。一方のゲート電圧によって、他方のゲートで行うスイッチ動作のしきい値電圧 V_{th} を自在に制御することが可能となり（図2参照）、待機時には V_{th} を上げてオフ電流を大きく下げて超低消費電力を実現し、動作時には V_{th} を下げてオン電流を上げて高速性を保つことができます。極微細化に対処でき、ダイナミックパワーマネージメントにより超低消費電力化も可能にする、この4T-DGFETが、将来のVLSIデバイスの本命になると考えています。

エレクトロニクス研究部門
鈴木 英一





図2 試作した4端子駆動型ダブルゲートMOSFET（4T-DGFET）のしきい値電圧制御特性
自在なしきい値電圧制御により、きわめて低いオフ電流（低消費電力性）と高いオン電流（高速性）の両立可能。